diff --git a/qcom/sdxpinn-pcie.dtsi b/qcom/sdxpinn-pcie.dtsi
index a2b9f59e..e1d95457 100644
--- a/qcom/sdxpinn-pcie.dtsi
+++ b/qcom/sdxpinn-pcie.dtsi
@@ -76,8 +76,8 @@
 				RPMH_REGULATOR_LEVEL_NOM
 				100000000>;
 
-		//interconnect-names = "icc_path";
-		//interconnects = <&system_noc MASTER_PCIE_0 &mc_virt SLAVE_EBI1>;
+		interconnect-names = "icc_path";
+		interconnects = <&pcie_anoc MASTER_PCIE_0 &mc_virt SLAVE_EBI1>;
 
 		clocks = <&gcc GCC_PCIE_PIPE_CLK>,
 			<&rpmhcc RPMH_CXO_CLK>,
@@ -108,9 +108,9 @@
 		reset-names = "pcie_core_reset",
 				"pcie_phy_reset";
 
-		//qcom,smmu-sid-base = <0x0800>;
-		//iommu-map = <0x0 &apps_smmu 0x0800 0x1>,
-		//		<0x100 &apps_smmu 0x0801 0x1>;
+		qcom,smmu-sid-base = <0x0800>;
+		iommu-map = <0x0 &apps_smmu 0x0800 0x1>,
+				<0x100 &apps_smmu 0x0801 0x1>;
 
 		qcom,aux-clk-freq = <20>; /* 19.2 MHz */
 		qcom,tpwr-on-scale = <1>;
@@ -119,6 +119,177 @@
 		qcom,slv-addr-space-size = <0x4000000>;
 		qcom,ep-latency = <10>;
 		qcom,num-parf-testbus-sel = <0xb9>;
+		qcom,target-link-speed = <3>;
+
+		qcom,pcie-phy-ver = <100>;
+		qcom,phy-status-offset = <0x1214>;
+		qcom,phy-status-bit = <7>;
+		qcom,phy-power-down-offset = <0x1240>;
+		qcom,phy-sequence = <0x1240 0x03 0x0
+				0x0030 0x1d 0x0
+				0x0034 0x03 0x0
+				0x0078 0x01 0x0
+				0x007c 0x00 0x0
+				0x0080 0x51 0x0
+				0x00ac 0x34 0x0
+				0x0208 0x0c 0x0
+				0x020c 0x0a 0x0
+				0x0218 0x04 0x0
+				0x0220 0x16 0x0
+				0x0234 0x00 0x0
+				0x029c 0x80 0x0
+				0x02a0 0x7c 0x0
+				0x02b4 0x05 0x0
+				0x02e8 0x0a 0x0
+				0x030c 0x0d 0x0
+				0x0320 0x0b 0x0
+				0x0348 0x1c 0x0
+				0x0388 0x20 0x0
+				0x0394 0x30 0x0
+				0x03dc 0x09 0x0
+				0x03f4 0x14 0x0
+				0x03f8 0xb3 0x0
+				0x03fc 0x58 0x0
+				0x0400 0x9a 0x0
+				0x0404 0x26 0x0
+				0x0408 0xb6 0x0
+				0x040c 0xee 0x0
+				0x0410 0xdb 0x0
+				0x0414 0xdb 0x0
+				0x0418 0xa0 0x0
+				0x041c 0xdf 0x0
+				0x0420 0x78 0x0
+				0x0424 0x76 0x0
+				0x0428 0xff 0x0
+				0x0830 0x1d 0x0
+				0x0834 0x03 0x0
+				0x0878 0x01 0x0
+				0x087c 0x00 0x0
+				0x0880 0x51 0x0
+				0x08ac 0x34 0x0
+				0x0a08 0x0c 0x0
+				0x0a0c 0x0a 0x0
+				0x0a18 0x04 0x0
+				0x0a20 0x16 0x0
+				0x0a34 0x00 0x0
+				0x0a9c 0x80 0x0
+				0x0aa0 0x7c 0x0
+				0x0ab4 0x05 0x0
+				0x0ae8 0x0a 0x0
+				0x0b0c 0x0d 0x0
+				0x0b20 0x0b 0x0
+				0x0b48 0x1c 0x0
+				0x0b88 0x20 0x0
+				0x0b94 0x30 0x0
+				0x0bdc 0x09 0x0
+				0x0bf4 0x14 0x0
+				0x0bf8 0xb3 0x0
+				0x0bfc 0x58 0x0
+				0x0c00 0x9a 0x0
+				0x0c04 0x26 0x0
+				0x0c08 0xb6 0x0
+				0x0c0c 0xee 0x0
+				0x0c10 0xdb 0x0
+				0x0c14 0xdb 0x0
+				0x0c18 0xa0 0x0
+				0x0c1c 0xdf 0x0
+				0x0c20 0x78 0x0
+				0x0c24 0x76 0x0
+				0x0c28 0xff 0x0
+				0x0ea0 0x01 0x0
+				0x0eb4 0x00 0x0
+				0x0ec4 0x00 0x0
+				0x0ec8 0x1f 0x0
+				0x0ed4 0x12 0x0
+				0x0ed8 0x12 0x0
+				0x0edc 0xdb 0x0
+				0x0ee0 0x9a 0x0
+				0x0ee4 0x38 0x0
+				0x0ee8 0xb6 0x0
+				0x0eec 0x64 0x0
+				0x0ef0 0x1f 0x0
+				0x0ef4 0x1f 0x0
+				0x0ef8 0x1f 0x0
+				0x0efc 0x1f 0x0
+				0x0f00 0x1f 0x0
+				0x0f04 0x1f 0x0
+				0x0f0c 0x1f 0x0
+				0x0f14 0x1f 0x0
+				0x0f1c 0x1f 0x0
+				0x0f28 0x5b 0x0
+				0x1000 0x97 0x0
+				0x1004 0x0c 0x0
+				0x1010 0x06 0x0
+				0x1014 0x16 0x0
+				0x1018 0x36 0x0
+				0x101c 0x04 0x0
+				0x1020 0x14 0x0
+				0x1024 0x34 0x0
+				0x1028 0xd0 0x0
+				0x1030 0x55 0x0
+				0x1034 0x55 0x0
+				0x1038 0x05 0x0
+				0x103c 0x12 0x0
+				0x1060 0xde 0x0
+				0x1064 0x07 0x0
+				0x1070 0x06 0x0
+				0x1074 0x16 0x0
+				0x1078 0x36 0x0
+				0x107c 0x0a 0x0
+				0x1080 0x0a 0x0
+				0x1084 0x1a 0x0
+				0x1088 0x82 0x0
+				0x1090 0x55 0x0
+				0x1094 0x55 0x0
+				0x1098 0x03 0x0
+				0x109c 0x00 0x0
+				0x10bc 0x0e 0x0
+				0x10c0 0x01 0x0
+				0x10cc 0x31 0x0
+				0x10d0 0x01 0x0
+				0x10d8 0x40 0x0
+				0x10dc 0x14 0x0
+				0x10e0 0x90 0x0
+				0x10e4 0x82 0x0
+				0x10f4 0x0f 0x0
+				0x1110 0x08 0x0
+				0x1120 0x46 0x0
+				0x1124 0x04 0x0
+				0x1140 0x14 0x0
+				0x1164 0x34 0x0
+				0x1170 0xa0 0x0
+				0x1174 0x06 0x0
+				0x1184 0x88 0x0
+				0x1188 0x14 0x0
+				0x1198 0x0f 0x0
+				0x1378 0x2e 0x0
+				0x1390 0xcc 0x0
+				0x13f8 0x00 0x0
+				0x13fc 0x22 0x0
+				0x141c 0xc1 0x0
+				0x129c 0x83 0x0
+				0x12a0 0x09 0x0
+				0x12a4 0xa2 0x0
+				0x1450 0x03 0x0
+				0x1490 0x00 0x0
+				0x14a0 0x16 0x0
+				0x1508 0x02 0x0
+				0x155c 0x2e 0x0
+				0x157c 0x03 0x0
+				0x1584 0x28 0x0
+				0x13dc 0x04 0x0
+				0x13e0 0x02 0x0
+				0x1418 0xc0 0x0
+				0x140c 0x1d 0x0
+				0x158c 0x0f 0x0
+				0x15ac 0xf2 0x0
+				0x15c0 0xf2 0x0
+				0x1828 0x00 0x0
+				0x1c28 0x00 0x0
+				0x1e24 0x00 0x0
+				0x1e28 0x00 0x0
+				0x1200 0x00 0x0
+				0x1244 0x03 0x0>;
 
 		pcie0_rp: pcie0_rp {
 			reg = <0 0 0 0 0>;
@@ -212,8 +383,8 @@
 				RPMH_REGULATOR_LEVEL_LOW_SVS
 				100000000>;
 
-		//interconnect-names = "icc_path";
-		//interconnects = <&system_noc MASTER_PCIE_1 &mc_virt SLAVE_EBI1>;
+		interconnect-names = "icc_path";
+		interconnects = <&pcie_anoc MASTER_PCIE_1 &mc_virt SLAVE_EBI1>;
 
 		clocks = <&gcc GCC_PCIE_1_PIPE_CLK>,
 			<&rpmhcc RPMH_CXO_CLK>,
@@ -244,9 +415,9 @@
 		reset-names = "pcie_1_core_reset",
 				"pcie_1_phy_reset";
 
-		//qcom,smmu-sid-base = <0x0880>;
-		//iommu-map = <0x0 &apps_smmu 0x0880 0x1>,
-		//		<0x100 &apps_smmu 0x0881 0x1>;
+		qcom,smmu-sid-base = <0x0880>;
+		iommu-map = <0x0 &apps_smmu 0x0880 0x1>,
+				<0x100 &apps_smmu 0x0881 0x1>;
 
 		qcom,aux-clk-freq = <20>; /* 19.2 MHz */
 		qcom,tpwr-on-scale = <1>;
@@ -256,6 +427,124 @@
 		qcom,ep-latency = <10>;
 		qcom,num-parf-testbus-sel = <0xb9>;
 
+		qcom,pcie-phy-ver = <101>;
+		qcom,phy-status-offset = <0x214>;
+		qcom,phy-status-bit = <6>;
+		qcom,phy-power-down-offset = <0x240>;
+		qcom,phy-sequence = <0x0240 0x03 0x0
+				0x00c0 0x01 0x0
+				0x00cc 0x31 0x0
+				0x00d0 0x01 0x0
+				0x0060 0xff 0x0
+				0x0064 0x06 0x0
+				0x0000 0x4c 0x0
+				0x0004 0x06 0x0
+				0x00e0 0x90 0x0
+				0x00e4 0x82 0x0
+				0x00f4 0x07 0x0
+				0x0070 0x02 0x0
+				0x0010 0x02 0x0
+				0x0074 0x16 0x0
+				0x0014 0x16 0x0
+				0x0078 0x36 0x0
+				0x0018 0x36 0x0
+				0x0110 0x08 0x0
+				0x00bc 0x0e 0x0
+				0x0120 0x42 0x0
+				0x0080 0x0a 0x0
+				0x0084 0x1a 0x0
+				0x0020 0x14 0x0
+				0x0024 0x34 0x0
+				0x0088 0x82 0x0
+				0x0028 0x68 0x0
+				0x0090 0xab 0x0
+				0x0094 0xea 0x0
+				0x0098 0x02 0x0
+				0x0030 0xab 0x0
+				0x0034 0xaa 0x0
+				0x0038 0x02 0x0
+				0x0140 0x14 0x0
+				0x0164 0x34 0x0
+				0x003c 0x01 0x0
+				0x001c 0x04 0x0
+				0x0174 0x16 0x0
+				0x01bc 0x0f 0x0
+				0x0170 0xa0 0x0
+				0x11a4 0x38 0x0
+				0x10dc 0x11 0x0
+				0x1160 0xbf 0x0
+				0x1164 0xbf 0x0
+				0x1168 0xb7 0x0
+				0x116c 0xea 0x0
+				0x115c 0x3f 0x0
+				0x1174 0x5c 0x0
+				0x1178 0x9c 0x0
+				0x117c 0x1a 0x0
+				0x1180 0x89 0x0
+				0x1170 0xdc 0x0
+				0x1188 0x94 0x0
+				0x118c 0x5b 0x0
+				0x1190 0x1a 0x0
+				0x1194 0x89 0x0
+				0x10cc 0x00 0x0
+				0x1008 0x09 0x0
+				0x1014 0x05 0x0
+				0x104c 0x08 0x0
+				0x1050 0x08 0x0
+				0x10d8 0x0f 0x0
+				0x1118 0x1c 0x0
+				0x10f8 0x07 0x0
+				0x11f8 0x08 0x0
+				0x0e84 0x15 0x0
+				0x0e90 0x3f 0x0
+				0x0ee4 0x02 0x0
+				0x0e40 0x06 0x0
+				0x0e3c 0x18 0x0
+				0x19a4 0x38 0x0
+				0x18dc 0x11 0x0
+				0x1960 0xbf 0x0
+				0x1964 0xbf 0x0
+				0x1968 0xb7 0x0
+				0x196c 0xea 0x0
+				0x195c 0x3f 0x0
+				0x1974 0x5c 0x0
+				0x1978 0x9c 0x0
+				0x197c 0x1a 0x0
+				0x1980 0x89 0x0
+				0x1970 0xdc 0x0
+				0x1988 0x94 0x0
+				0x198c 0x5b 0x0
+				0x1990 0x1a 0x0
+				0x1994 0x89 0x0
+				0x18cc 0x00 0x0
+				0x1808 0x09 0x0
+				0x1814 0x05 0x0
+				0x184c 0x08 0x0
+				0x1850 0x08 0x0
+				0x18d8 0x0f 0x0
+				0x1918 0x1c 0x0
+				0x18f8 0x07 0x0
+				0x19f8 0x08 0x0
+				0x1684 0x15 0x0
+				0x1690 0x3f 0x0
+				0x16e4 0x02 0x0
+				0x1640 0x06 0x0
+				0x163c 0x18 0x0
+				0x02dc 0x05 0x0
+				0x0388 0x77 0x0
+				0x0398 0x0b 0x0
+				0x06a4 0x1e 0x0
+				0x03e0 0x0f 0x0
+				0x060c 0x1d 0x0
+				0x0614 0x07 0x0
+				0x0620 0xc1 0x0
+				0x0694 0x00 0x0
+				0x03d0 0x8c 0x0
+				0x1424 0x00 0x0
+				0x1428 0x00 0x0
+				0x0200 0x00 0x0
+				0x0244 0x03 0x0>;
+
 		pcie1_rp: pcie1_rp {
 			reg = <0 0 0 0 0>;
 
@@ -349,8 +638,8 @@
 				RPMH_REGULATOR_LEVEL_LOW_SVS
 				100000000>;
 
-		//interconnect-names = "icc_path";
-		//interconnects = <&system_noc MASTER_PCIE_2 &mc_virt SLAVE_EBI1>;
+		interconnect-names = "icc_path";
+		interconnects = <&pcie_anoc MASTER_PCIE_2 &mc_virt SLAVE_EBI1>;
 
 		clocks = <&gcc GCC_PCIE_2_PIPE_CLK>,
 			<&rpmhcc RPMH_CXO_CLK>,
@@ -381,9 +670,9 @@
 		reset-names = "pcie_2_core_reset",
 				"pcie_2_phy_reset";
 
-		//qcom,smmu-sid-base = <0x0900>;
-		//iommu-map = <0x0 &apps_smmu 0x0900 0x1>,
-		//		<0x100 &apps_smmu 0x0901 0x1>;
+		qcom,smmu-sid-base = <0x0900>;
+		iommu-map = <0x0 &apps_smmu 0x0900 0x1>,
+				<0x100 &apps_smmu 0x0901 0x1>;
 
 		qcom,aux-clk-freq = <20>; /* 19.2 MHz */
 		qcom,tpwr-on-scale = <1>;
@@ -393,6 +682,92 @@
 		qcom,ep-latency = <10>;
 		qcom,num-parf-testbus-sel = <0xb9>;
 
+		qcom,pcie-phy-ver = <001>;
+		qcom,phy-status-offset = <0x214>;
+		qcom,phy-status-bit = <6>;
+		qcom,phy-power-down-offset = <0x240>;
+		qcom,phy-sequence = <0x0240 0x03 0x0
+				0x0000 0x4c 0x0
+				0x0004 0x06 0x0
+				0x0010 0x02 0x0
+				0x0014 0x16 0x0
+				0x0018 0x36 0x0
+				0x001c 0x04 0x0
+				0x0020 0x14 0x0
+				0x0024 0x34 0x0
+				0x0028 0x68 0x0
+				0x0030 0xab 0x0
+				0x0034 0xaa 0x0
+				0x0038 0x02 0x0
+				0x003c 0x01 0x0
+				0x0060 0xde 0x0
+				0x0064 0x07 0x0
+				0x0070 0x02 0x0
+				0x0074 0x16 0x0
+				0x0078 0x36 0x0
+				0x0080 0x0a 0x0
+				0x0084 0x1a 0x0
+				0x0088 0x82 0x0
+				0x0090 0x55 0x0
+				0x0094 0x55 0x0
+				0x0098 0x03 0x0
+				0x00bc 0x0e 0x0
+				0x00c0 0x00 0x0
+				0x00cc 0x31 0x0
+				0x00d0 0x01 0x0
+				0x00e0 0x90 0x0
+				0x00e4 0x82 0x0
+				0x00f4 0x07 0x0
+				0x0110 0x04 0x0
+				0x0120 0x42 0x0
+				0x0140 0x14 0x0
+				0x0164 0x34 0x0
+				0x0170 0xa0 0x0
+				0x0174 0x16 0x0
+				0x01bc 0x0f 0x0
+				0x02dc 0x05 0x0
+				0x0388 0x77 0x0
+				0x0398 0x0b 0x0
+				0x03e0 0x0f 0x0
+				0x060c 0x1d 0x0
+				0x061c 0x8c 0x0
+				0x0620 0xc1 0x0
+				0x0654 0x00 0x0
+				0x0694 0x00 0x0
+				0x0e3c 0x17 0x0
+				0x0e40 0x06 0x0
+				0x0e84 0x15 0x0
+				0x0e90 0x3f 0x0
+				0x0ee4 0x02 0x0
+				0x1008 0x09 0x0
+				0x1014 0x05 0x0
+				0x104c 0x08 0x0
+				0x1050 0x08 0x0
+				0x10cc 0xf0 0x0
+				0x10d8 0x0f 0x0
+				0x10dc 0x11 0x0
+				0x10f8 0x07 0x0
+				0x1118 0x0c 0x0
+				0x115c 0x3f 0x0
+				0x1160 0xbf 0x0
+				0x1164 0xbf 0x0
+				0x1168 0xb7 0x0
+				0x116c 0xea 0x0
+				0x1170 0xdc 0x0
+				0x1174 0x5c 0x0
+				0x1178 0x9c 0x0
+				0x117c 0x1a 0x0
+				0x1180 0x89 0x0
+				0x1188 0x94 0x0
+				0x118c 0x5b 0x0
+				0x1190 0x1a 0x0
+				0x1194 0x89 0x0
+				0x11a4 0x38 0x0
+				0x11f8 0x08 0x0
+				0x0200 0x00 0x0
+				0x0244 0x03 0x0>;
+
+
 		pcie2_rp: pcie2_rp {
 			reg = <0 0 0 0 0>;
 		};
diff --git a/qcom/sdxpinn.dtsi b/qcom/sdxpinn.dtsi
index a8b71a38..83ff5bf4 100644
--- a/qcom/sdxpinn.dtsi
+++ b/qcom/sdxpinn.dtsi
@@ -22,7 +22,7 @@
 	reserved_memory: reserved-memory { };
 
 	chosen: chosen {
-		bootargs = "disable_dma32=on swiotlb=noforce kpti=off cpufreq.default_governor=performance";
+		bootargs = "disable_dma32=on swiotlb=noforce kpti=off cpufreq.default_governor=performance pcie_ports=compat";
 	};
 
 	aliases {